SCR6 — высокопроизводительное процессорное ядро микроконтроллерного класса

Основные характеристики

• 64-битное процессорное ядро, архитектура RISC-V
• Набор инструкций RV64IMCAFD
• 10 – 12 уровневый конвейер (Superscalar)
  • Выполнение до 2-х инструкций за такт
• Привилегированные режимы «Machine-mode» и «User-mode»
• Раздельная кэш память L1 инструкций и данных с коррекцией ошибок ECC, до 64 Кбайт
• Поддержка модуля Tightly Coupled Memory (на уровне ядра или кластера)
• Общая кэш память L2 с коррекцией ошибок ECC, до 512 Кбайт
• Конфигурируемый модуль защиты памяти PMP
• Конфигурируемый контроллер прерываний PLIC
  • До 1023 прерываний
  • Низкая задержка обработки прерываний
• Опциональный встроенный контроллер отладки (Debug Controller)
  • Интерфейс JTAG
  • Поддержка аппаратных/программных точек останова
  • Поддержка ROM точек останова
• Высокопроизводительный блок вычислений с плавающей точкой (FPU)
  • Совместим со стандартом IEEE 754-2008
  • Конфигурируемая одинарная/двойная точность модуля (FPU)
• Поддержка интерфейса AMBA
• Поддержка многоядерных конфигураций, до 4-х SCR6 ядер на кластер
  • Поддержка симметричной мультипроцессорности (SMP) и гетерогенности
  • Поддержка когерентности памяти

Блок-схема