SCR5 — процессорное ядро прикладного класса (RV32 или RV64)

Основные характеристики

• 32/64-битное процессорное ядро, архитектура RISC-V
• Набор инструкций RV32IMC[AFD] или RV64IMC[AFD]
• Привилегированные режимы «Supervisor-mode», «Machine-mode» и «User-mode»
• Высокопроизводительный блок вычислений с плавающей точкой (FPU)
  • Совместим со стандартом IEEE 754-2008
  • Конфигурируемая одинарная или двойная точность
  • 32 регистра, предназначенных для вычислений с плавающей точкой
• Опциональный модуль целочисленного умножения и деления (MUL/DIV)
• 7 — 9 уровневый конвейер (in-order)
• Полноценная подсистема работы с памятью и поддержкой ОС Linux
  • Модуль управления памятью (MMU)
  • Поддержка виртуальной памяти со страничной организацией
  • Кэш память L1 и L2 с поддержкой когерентности, атомарных операций, контролем четности/коррекции ошибок (ECC/parity check)
• Поддержка интерфейсов AXI4 или AHB (опционально)
• Опциональный модуль защиты памяти (MPU)
• Конфигурируемый контроллер прерываний PLIC и опциональный контроллер прерываний IPIC
  • До 1023 прерываний
  • Низкая задержка обработки прерываний
• Опциональный встроенный контроллер отладки (Debug Controller)
  • Интерфейс JTAG
  • Поддержка аппаратных/программных точек останова
  • Поддержка ROM точек останова
• Поддержка многоядерных конфигураций, до 4-х SCR5 ядер
  • Поддержка симметричной мультипроцессорности (SMP) и гетерогенности
  • Поддержка когерентности памяти

Блок-схема